[소부장 인사이트] AI 시대 반도체 혁신의 새로운 방향, '더 작게'에서 '더 가깝게'로

치핑 리 램리서치 첨단 패키징 전략 마케팅 매니징 디렉터 1969년 인류의 달 착륙을 가능하게 한 아폴로 유도 컴퓨터는 당시 최첨단 기술의 상징이었다. 그러나 오늘날 수십만배 더 뛰어난 연산 능력을 갖춘 스마트폰을 누구나 손에 들고 다닌다. 컴퓨팅 기술이 눈부시게 발전할 수 있었던 건 트랜지스터를 더 작게 만들고 하나의 칩에 더 많이 집적한 반도체 미세화 덕분이다. 생성형 인공지능(AI) 등장으로 상황이 또 달라지고 있다. AI 연산량이 급증하면서 트랜지스터를 작게 만드는 것만으로는 성능을 높이는 데 한계가 생겼다. 이제 AI 시스템 성능은 개별 칩 연산 능력뿐 아니라 칩과 메모리 사이에서 데이터를 얼마나 빠르고 효율적으로 주고받느냐에 따라 달라진다. 메모리 대역폭과 전력 소모, 발열 문제가 AI 성능 향상의 주요 걸림돌로 떠오른 이유다. AI 시대 반도체 혁신은 어디에서 찾아야 할까. 업계에서는 첨단 패키징을 주목한다. 여러 칩을 하나의 시스템처럼 긴밀하게 연결하고 효율적으로 통합하는 역량이 더욱 중요해지고 있다. 이런 변화의 중심에 3차원 집적회로(3D IC) 기술이 있다. AI 연산에 필요한 높은 연산 집적도, 넓은 메모리 대역폭, 낮은 전력 소모, 효율적인 열 관리를 실현할 해법이다. 단순 구조 개발뿐만 아니라 이를 대규모로 양산할 수 있어야 한다. 3D IC 기술이 연구개발을 넘어 본격적인 생산 단계로 접어들면서 업계 관심도 '무엇을 만들 수 있는가'에서 '어떻게 안정적이고 경제적으로 생산할 것인가'로 옮겨가고 있다. 이 과정에서 고종횡비 실리콘관통전극(TSV) 식각과 보이드(공극) 없는 TSV 충진, 유전체 증착, 다이 간 갭 필, 플라즈마 다이싱 등 각 공정의 정밀도와 안정성이 수율과 생산성, 신뢰성을 좌우한다. 첨단 패키징 성패는 이러한 공정을 얼마나 균일하고 안정적으로 양산에 적용할 수 있느냐에 달려 있다. TSV는 적층한 반도체 소자를 수직으로 연결, 집적도를 높이고 데이터 이동 거리를 줄일 수 있어 3D 집적의 핵심 역할을 한다. 그러나 구조가 복잡해질수록 증착과 식각, 검사, 공정 통합 난도도 높아진다. 3D IC를 실제 양산하려면 각 공정을 정밀하게 제어하고 안정적으로 구현할 수 있는 공정 기술이 뒷받침돼야 한다. 램리서치가 신디온 플랫폼을 차세대 3D IC 구조에 필요한 고종횡비 TSV 공정을 지원하며, 세이버 3D로 TSV 내부를 빈틈없이 정밀하게 채우는 전기화학 증착 기술을 제공하는...